DATA TRANSFER SYSTEM

Patent number:

JP4303234

Publication date:

1992-10-27

Inventor:

KOMORI NOBUFUMI

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international:

G06F5/00; G06F13/38

- european:

Application number:


JP19910091598 19910329

Priority number(s):

Report a data error here

Abstract of JP4303234

PURPOSE:To transfer data with a high reliability without reducing the effective transfer rate of multibit parallel data where simultaneous switching noise occurs. CONSTITUTION: A bit change detecting circuit 1 compares data outputted at present and data to be next outputted with each other with one bit as the unit to detect whether the bit variation is larger than a set value or not, and a bit pattern conversion signal which is significant in the case of the bit variation larger than the set value is outputted. If the bit pattern conversion signal is significant, a bit pattern converting circuit 2 inverts all bits of data to be next outputted to output the bit pattern of less bit variation; but otherwise, the circuit 2 outputs this data as it is. The one-bit of bit pattern conversion signal is added to this output, and it is transferred. The transfer destination fetches transfer data including the one-bit of bit pattern conversion signal; and if the bit pattern conversion signal is significant, all bits are internally inverted to restore the original data.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-303234

(43)公開日 平成4年(1992)10月27日

(51) Int.Cl.5

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 5/00

E 9189-5B

13/38

330 Z 7052-5B

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平3-91598

(22)出願日

平成3年(1991)3月29日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 小守 伸史

伊丹市瑞原4丁目1番地 三菱電機株式会

社エル・エス・アイ研究所内


(74)代理人 弁理士 宮園 純一

(54) 【発明の名称】 データ転送方式

(57)【要約】

【目的】 同時スイッチング・ノイズが生じる多ピット 並列データの実効的な転送レートを低下させることな く、信頼性の高いデータ転送を実現できるデータ転送方 式を得る。

【構成】 ビット変化検出回路1は、現在出力しているデータと次に出力すべきデータをビット単位に比較してビット変化量が設定値以上か否かを検出し、設定値以上のとき有意となるビットバターン変換信号を出力する。ビットバターン変換回路2は、上記ビットバターン変換信号が有意の時は次に出力すべきデータを全ビット反転することによりビット変化量の少ないビットバターンで換して出力し、有意でない時はそのまま出力する。そして、この出力にビットバターン変換信号1ビットを付加して転送する。転送先では、ビットバターン変換信号が有意であれば、内部で全ビットを反転させて本来のデータに戻す。



1

【特許請求の範囲】

【請求項1】 複数ビットの転送データを並列に出力す るデータ転送方式において、現在出力しているデータと 次に出力するデータをビット単位に比較してビット変化 量が設定値以上か否かを検出するピット変化検出手段 と、この検出出力に基づき、ビット変化量が設定値以上 の時は次に出力するデータをピット反転によりピット変 化量の少ないビットパターンに変換して出力し、ビット 変化量が設定値より少ない時はそのまま出力するビット パターン変換手段とを備え、このビットパターン変換手 10 段の出力データに上記ビット変化検出手段の検出出力を 付加して転送するようにしたことを特徴とするデータ転 送方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、複数ビットの転送デ ータを並列に出力するデータ転送方式に関するものであ

[0002]

【従来の技術】 I Cパッケージ間等で複数ビットのデー タを並列に転送する場合、「トランジスタ技術 SPE CIAL No. 22」(CQ出版株式会社, 1990 年7月1日発行)のpp34~49に詳細に述べられて いるように、バッケージの出力段における同時スイッチ ング・ノイズと呼ばれる問題が生じ、転送データにエラ ーが発生する。この同時スイッチング・ノイズは、デー 夕処理及び半導体技術の進展に伴って、マイクロプロセ ッサに代表されるようにデータのピット幅の拡大や転送 速度の高速化が進むに従って大きな問題となってきてい る。しかし、この問題をハードウェア技術により根本的 に解決する技術は未だ見いだされていない。

[0003]

【発明が解決しようとする課題】従来のこの種のデータ 転送方式では、以上のように、多ピット並列データの転 送時、同時スイッチング・ノイズが生じて転送データに エラーが発生しやすく、信頼性に問題があった。従っ て、信頼性を向上するため、転送レートをエラーの生じ ない程度に低く抑えたり、エラー訂正符号を付加したり することにより対処していた。なお、エラー訂正符号 は、その訂正能力を高くするためには付加する検査ビッ 40 ト数を多くしなければならないために、実効的な転送レ ートをかなり低下させる。

【0004】従って、この発明は、多ピット並列データ の実効的な転送レートを低下させることなく、信頼性の 高いデータ転送を実現できるデータ転送方式を得ること を目的とする。

[0005]

【課題を解決するための手段】この発明に係るデータ転 送方式は、現在出力しているデータと次に出力するデー

否かを検出するビット変化検出手段と、この検出出力に 基づき、ビット変化量が設定値以上の時は次に出力する データをピット反転によりピット変化量の少ないピット パターンに変換して出力し、ビット変化量が設定値より 少ない時はそのまま出力するピットパターン変換手段と を備え、このピットパターン変換手段の出力データに上 記ピット変化検出手段の検出出力を付加して転送するよ うにしたものである。

2

[0006]

【作用】この発明においては、ビット変化量が多く全ビ ット数の過半数を占めるような時には、出力に先立っ て、例えば全ピットを反転させてピット変化量の少ない ピットパターンに変換し、その旨を示す変化検出出力1 ビットを付加して出力する。転送先では、その変化検出 出力1ビットを含む転送データを取込み、変化検出出力 1ピットがピット反転を示していれば、内部で全ピット を反転させて本来のデータに戻すことにより、以降の処 理を正常に行うことができる。これにより、多ピット並 列データの実効的な転送レートを低下させることなく、 20 信頼性の高いデータ転送を実現できる。

[0007]

30

【実施例】以下、この発明の一実施例を図について説明 する。図1は、この発明が適用されたマイクロプロセッ サ等の出力段の構成例を示すプロック図である。図にお いて、1は現在出力しているデータと次に出力するデー タをピット単位に比較してピット変化量が設定値以上か 否かを検出するピット変化検出回路であり、ピット変化 量が設定値以上の場合は検出出力である1ビットのビッ トパターン変換信号を有意とする。2は上記ビットパタ ーン変換信号が有意の時は次に出力すべきデータを全ビ ット反転することによりビット変化量の少ないビットパ ターンに変換して出力し、ビットパターン変換信号が有 意でない時はそのまま出力するビットバターン変換回路 である。上記ピット変化検出回路1から出力されるピッ トパターン変換信号はピットパターン変換回路2に入力 されると共に、ピットパターン変換回路2の出力データ・ に付加されて外部へ転送される。なお、ピット変化量が 多いか少ないかを判定するための設定値は、全ビット数 の半数以上であれば有効であり、本発明を適用する対象 に応じて、どのくらいのピット変化量により同時スイッ チング・エラーが生じるかを考慮して決められるべきも のである。

【0008】図2は、上記図1の具体的構成例を示す回 路図であり、ここでは64ピット幅の場合を示してい る。図において、11,12はそれぞれ入出力データを ラッチする64ビット幅のラッチ、13はラッチ12の 出力, すなわち現在出力しているデータと、ラッチ11 の出力、すなわち次に出力するデータをピット単位に比 較する比較器であり、各対応ピットを比較する64個の タをビット単位に比較してビット変化量が設定値以上か 50 EXOR(排他的論理和)ゲートにより構成することが できる。Tr1~Tr64は64個並列接続され、上記 比較器13の各ピット出力により制御されるPMOSト ランジスタであり、一端が電源に接続され、他端がブル ダウン抵抗14に接続されている。15は上記PMOS トランジスタTr1~Tr64とプルダウン抵抗14の 接続点の電位を入力とするインパータであり、これらに より、図1のビット変化検出回路1が構成されている。 また、入出力に設けられたラッチ11,12間にはビッ トパターン変換回路2が設けられている。そして、前記 インパータ15の出力がピット変化検出回路1の検出出 力であるビットパターン変換信号として、ビットパター ン変換回路2に入力されると共に、ラッチ12の出力デ ータに付加されて外部に出力される。すなわち、転送デ ータは64ビット+1ビット=65ビットとなる。な お、ピットパターン変換回路2は、各ピット毎にインパ 一夕を挿入した経路とインパータを挿入していない経路 をセレクタを介して並列に設けておき、ピットパターン 変換信号が有意の時はインパータを挿入した経路を選択 し、有意でない時にはインパータを挿入していない経路 を選択するようにして容易に実現できる。また、ビット 20 変化量の多少を判定するためのビット数の設定値は、上 記プルダウン抵抗14の値を適用対象に合わせて調整す ることにより設定することができる。

【0009】次に、上記実施例の動作について説明す る。まず、現在出力しているデータと次に出力するデー タのピット変化量が設定値より少ない場合は、図2にお いて、EXORゲートで構成された比較器13の各出力 に「0」のピットが多くなって、オンするトランジスタ Tェが多くなるので、ブルダウン抵抗14との接続点の 電位は高い状態にあり、インバータ15の出力であるビ 30 ットパターン変換信号は「0」のままで有意とはならな い。従って、ピットパターン変換回路2は変換を行わず に次に出力するデータをそのままスルーさせる。これに より、転送先には、ビットパターン変換を行っていない 本来のデータ64ピットと、その旨を示す値「0」のビ ットパターン変換信号1ビットが転送される。転送先で は、ピットバターン変換信号1ピットを含む転送データ を取込み、ビットパターン変換信号がピット反転を示し ていないので、ピット反転処理は行わない。

【0010】一方、ピット変化量が設定値以上の場合 40 は、図2において、比較器13の各出力に「1」のピットが多くなって、オンするトランジスタTrが少なくなるので、プルダウン抵抗14との接続点の電位は低くなり、インパータ15の出力であるピットパターン変換信号は「1」となって有意となる。従って、ピットパターン変換回路2は、次に出力するデータに全ピットを反転させるピットパターン変換を施して出力する。これにより、転送先には、ピットパターン変換を行ったデータ64ピットと、その旨を示す値「1」のピットパターン変換信号1ピットが転送される。転送先では、ピットパタ 50

ーン変換信号1ビットを含む転送データを取込み、ビットパターン変換信号がビット反転を示しているので、ビット反転処理を行って本来のデータに戻す。このように、同時変化ビットが多く、一定のビット数を超えた場合、同時変化の少ないビットパターンに変換した後に転送することにより、実効的な転送レートを低下させることなく、信頼性の高い転送を実現することができる。

【0011】図3は、図1の他の具体的構成例を示す回路図であり、図2のものとは比較器13から後の構成が異なる。すなわち、図2ではアナログ回路を用いたものであり、図3では2ピットから7ピットの加算器を図示のように階層的に接続して、全てをデジタル回路で構成したものである。これにより、2入力の一方に"-32"が入力される最終段の加算器出力の最上位ピットが「0」ならば、32ピット以上、すなわち半数以上のピットが反転することを示しており、この最上位ピットをインパータ15を介してピットパターン変換信号とし、ピットバターン変換回路2と転送先に送るようにしたものである。また、最上位ピットとともに他のピットも組合せて判定することにより、ピット変化量が多いか少ないか決める設定値を適用対象に合わせて任意に設定することができ、図2の実施例と同様な効果が得られる。

【0012】なお、上記実施例では、ビットパターン変換を全ピット反転により行うものとしたが、データ転送エラーの生じないビット変化量に余裕があるような場合には奇数または偶数番目のピットのみを反転するようにしてもよい。

【0013】また、本発明の具体的構成例を示した図2及び図3の回路は、アナログ回路を用いて構成する場合と全てデジタル回路で構成する場合の一実施例を示したもので、本発明はこれに限定されるものでないことは含うまでもない。

【0014】また、上記実施例では、本発明を全出力ビットに対して一括して適用する例を示したが、出力ビットを例えば物理的に近接した複数のプロックに分割し、それぞれのプロックについて独立に実施してもよい。複数のプロックに分割することにより、1個のビット変化検出回路の対象となるビット数が少なくなり、処理速度の向上を図ることができる。さらに、物理的に近接した出力パッファを1つのプロックとすることにより、電気特性的に最も問題となる「物理的に近接した出力パッファの同時スイッチング」に対してきめ細かく対処することが可能であり、本発明の効果をより確実にすることができる。

[0015]

【発明の効果】以上のように、この発明によれば、現在 出力しているデータと次に出力するデータをピット単位 に比較してピット変化量が設定値以上か否かを検出する ピット変化検出手段と、この検出出力に基づき、ピット 変化量が設定値以上の時は次に出力するデータをピット 5

反転によりビット変化量の少ないビットパターンに変換して出力し、ビット変化量が設定値より少ない時はそのまま出力するビットパターン変換手段とを備え、このビットパターン変換手段の出力データに上記ビット変化検出手段の検出出力を付加して転送するようにしたので、多ビット並列データの実効的な転送レートを低下させることなく、信頼性の高いデータ転送を実現することができる。

【図面の簡単な説明】

【図1】この発明の一実施例を示すブロック構成図であ 10

る。


【図2】図1の具体的構成例を示す回路図である。

【図3】図1の他の具体的構成例を示す回路図である。 【符号の説明】


6

- 1 ビット変化検出回路 (ビット変化検出手段)
- 2 ピットパターン変換回路(ピットパターン変換手段)
- 11, 12 ラッチ
- 13 比較器

[図1]



[図2]



[図3]

